服务热线
0176-770702230
新闻中心
NEWS INFORMATIONAI大时代下,芯片设计验证挑战何解?编辑 | 心缘GTIC 2020全球AI芯片创新峰会刚刚在北京圆满收官!在这场全天座无虚席、全网直播寓目人数逾150万次的高规格AI芯片工业峰会上,19位产学界重磅嘉宾从差别维度分享了对中国AI芯片自主创新和应用落地的视察与预判。在峰会下午场,Cadence公司验证事业部产物工程总监孙晓阳带来主题为《AI大时代中的芯片设计验证挑战》的演讲。▲Cadence公司验证事业部产物工程总监孙晓阳孙晓阳谈及芯片设计流程存在的三个关键挑战,并解说了Cadence的强大验证产物套件,以及如何引入AI算法,来应对日益高涨的算力需求。
据孙晓阳分享,增强机械学习能力的新Xcelium ML逻辑仿真平台在落地实例中,将完全随机回归运行的周转时间缩短至原来的1/4,同时能够到达原有功效笼罩率99%。以下为孙晓阳演讲实录:01.芯片设计难在那边?在数据爆炸的时代,算力毫无疑问成为整个行业最具挑战或亟待解决的一个领域。作为国际知名EDA及IP供应商,Cadence希望其产物及方案可以助力大家在AI的海洋内里畅游。在此次峰会上,孙晓阳代表Cadence,分享了他们所视察到的一些芯片设计挑战。
从底向上来看,单一芯片的设计庞大度很是高,AI芯片同样如此,有模拟、数字和混淆信号,有先进工艺节点,及数十亿门芯片的实现与验证,这些都给芯片设计带来庞大度。因此,芯片设计者不仅需思量单一芯片的设计,还要思量芯片周边整个系统的设计,包罗电磁和热分析,加上驱动法式、操作系统和应用性能,整体来看整个系统的性能。在这之上,还要思量运行在系统中心或者系统上的智能应用,包罗学习、感知算法、定制化的用户体验,以及针对应用事情负载的盘算优化等。
基于这些认知,Cadence着力于提升所有产物线从芯片设计到智能应用的所有算力,不再是单点或者局部地去看待芯片设计自己,除了芯片的设计、封装等事情外,还思量到系统的设计,思量到用户可能存在的算法需求、软硬件协同需求等问题,并在引入AI算法,与客户一起应对挑战。孙晓阳来自Cadence系统设计和验证产物线,因此在演讲中,他更多分享了关于系统仿真和验证相关的产物息争决方案。如图是一个芯片设计的典型周期,造出一颗芯片往往需要两三年的时间,固然不全是设计的缘故,好比需花一些时间做架构的探索和界说等。从图中可以看到,软件起到很大的作用,尤其在AI芯片的设计领域,由软件驱动一个芯片的设计正变得越来越重要。
这是因为,许多AI结构具有重复性、通用性的特征,上面跑的软件及PPA体现,是芯片设计乐成的关键。因此软件越早介入,越能够保证最后出来的芯片是乐成的。我们看到,也许在有RTL、有代码之前,可能要先做模型,从全部或部门的模型开始,在上面运行种种各样的软件,去评估架构,评估通路、带宽、存储等各种参数,来到达最好的平衡。
Cadence有虚拟的平台来支撑种种模型的仿真,有种种RTL+部门模型的仿真,有很是知名的Palladium硬件仿真加速平台,另有基于FPGA的原型验证平台Protium X1,能运行对性能、功耗、功效等各方面的验证评估。02.破解芯片设计验证挑战的三大平台今天在中国,人们享受到了物流带来的便利性,可以看到在都会中,有货车、卡车、飞机在都会群周边做物流快递。
其中前两者装卸相对容易,但跑得慢;飞机跑得最快,但装卸流程相对庞大。这里有一个观点,引擎越快,就要做更多准备事情来使能引擎,以实现更好的性能。
类似的,Cadence提供有并行逻辑仿真平台Xcelium、硬件仿真加速平台Palladium、基于FPGA的原型验证平台Protium等。Xcelium跑在100Hz水平,Palladium跑在1MHz,而Protium能跑在5MHz。
因为性能差别,应用场景也纷歧样,Xcelium主要做IP的仿真评估,Palladium面向SoC芯片的仿真验证,Protium则可以使能完整系统的开发调试。Xcelium相比上一代有很大的性能提升,Cadence在产物中大量使用AI算法来加速性能,包罗漫衍式盘算。“可以看到,我们一边面临AI应用带来的挑战,一边也在使用AI算法来提升算力。”孙晓阳说。
Xcelium最新公布的AI-机械学习赋能技术,可以让验证的吞吐力获得提升,能使笼罩率收敛更快,可到达5倍的速度提升。例如在一家芯片公司应用最新的Xcelium ML平台的案例中,将完全随机回归运行中的周转时间速度提升4倍,到达原来产物99%的功效笼罩率。其原理如上图所示,跑整个笼罩率回归是一样的,有上千条、上万条的case放到盘算中心上运行,花这么多的时间才可以竣事,在这个历程当中,机械学习算法就可以去学习case和笼罩率之间的关系,从而建立一个模型,并发生更高效的测试集和相应的随机化参数,就能在更短的时间(好比1/4、1/5的时间),到达相当的笼罩率,从而缩短验证时间。
另有多核仿真,在仿真回归中,一定有一些需要花很长时间才气做完的case,针对这些case,如果有足够的算力,用漫衍式的盘算方式,就能缩短整个验证回归时间。Palladium是业界的明星产物,主要用作仿真加速,Palladium是基于Cadence自研CPU做出来的平台,Protium是基于赛灵思的FPGA做出来的平台。正如适才提到的,要应用更快的引擎,势必做一些准备事情。这个准备事情对用户来讲是一笔开销,怎么淘汰这笔开销呢?Palladium和Protium用的是完全统一的前端编译系统、编译流程,这致使一个设计在Palladium跑起来后,要将它移植到Protium上就会很是简朴。
孙晓阳现场给大家一个参考,有些AI公司在40亿门左右,系统厂商在140亿门左右,或者其它超大型公司有30亿门左右,在Palladium和Protium是这样的比例。他也再次强调软件驱动的重要性,软件越早介入,就能让芯片或整个开发周期缩短,一开始用全部虚拟的平台,有模型就可以开始做许多开发和评估。最近许多AI、GPU公司都遇到这样的需求,它的主力可能是做GPU或AI算法相关IP,而不是CPU、互连等技术。
于是在开始确定一些架构的时候,它们可以拿Cadence的虚拟平台来建设一个虚拟CPU、真实的GPU或AI IP,然后就能去做开发和评估。因此全套软件可以贯串从虚拟到部门IP芯片的混淆动力仿真到整个芯片回来的整个流程。
许多客户已经有部署这个方法学流程,好比博世主要体贴它的IP,很早就可以介入软件开发;再好比英伟达做的是大型的系统,当Cadence把CPU从RTL中搬出来后,性能可以获得更大的提升。03.EDA是关键性少数接着,孙晓阳谈到AI芯片的几个关键点,包罗存储、互联及一些相关IP。Cadence在这些先进制程领域,IP追得很是紧,包罗内存、DDR、HBM等都紧追最新尺度。
除了有IP,大家另有验证IP产物VIP,Cadence在验证方面也会有相应的解决方案,今年已追到像PCIe6这样的尺度。芯片做功效验证,还要追求PPA的指标等事情。在SoC系统上,除了用Cadence的IP之外,也可以用Cadence System VIP产物去模拟整个数据流,从而资助实现许多系统级分析,还能自动生成test bench,来降低人工的时间。
Cadence另有其它的产物、验证和设计的治理,好比有企业级的验证治理方案,从计划到实施到最后的笼罩率,能满足跨地域团队验证的流程;另有调试,在整个验证的cycle内里,调试约占70%的时间,因此调试工具毫无疑问是最重要的,新的Indago Debug平台可以提升调试的效率,而且有开放的接口,性能也在连续提升。在演讲末尾,孙晓阳总结说,此次演讲主旨很契合当下的新基建,已往二三十年间,中国连续做高速公路的建设、高铁的建设,是今天快速物流的前提。而Cadence相当于在做基建的事情,提供快速的盘算平台,让列位的盘算诉求在盘算平台上跑得更快。
今天的新基建是另外一种,它不是钢筋水泥,而是数据中心、绝对算力、AI芯片这样的更高级的工具。这些逻辑是一脉相承的。Cadence接纳了大量的算法来连续提升这些引擎的盘算能力。
孙晓阳主要代表Cadence的系统设计和验证团队,但其产物线远不止于验证部门,另有时限、布线、系统分析等许多其它产物线。Cadence连续打造“Intelligent System Design”的全流程解决方案,更好地服务于客户。
最后,他提到20年前刚进入EDA行业时,一位前辈曾跟他讲过的话:“EDA是关键性少数。”就算是两年前,鲜少有公共能够明白EDA是什么,现在天大家都在谈EDA,其“关键性”毋庸置疑。
可是少数还没有酿成多数,孙晓阳很是兴奋看到这么多人做AI芯片,希望有更多的人投身EDA行业,使其酿成关键性的多数,带来更快的进步。以上是孙晓阳演讲内容的完整整理。
除了孙晓阳外,在本届GTIC 2020 AI芯片创新峰会期间,清华大学微纳电子系尹首一教授,比特大陆、地平线、燧原科技、黑芝麻智能、壁仞科技、光子算数、知存科技、亿智电子、豪微科技等芯片创企,Imagination、安谋中国等知名IP供应商,以及北极光创投、中芯聚源等知名投资机构,划分分享了对AI芯片工业的视察与思考。如感兴趣更多嘉宾演讲的焦点干货,接待关注芯工具后续推送内容。
本文来源:亚搏体育app官网入口-www.hmghw.com
地址:台湾省台湾市台湾区依人大楼2279号
电话:0176-770702230
邮箱:admin@hmghw.com
Copyright © 2004-2021 www.hmghw.com. 亚搏体育app官网入口科技 版权所有 备案号:ICP备68307236号-3